Un imager basé sur une architecture révolutionnaire à trois couches

L’un des principaux défis du programme Nanoelec/Smart Imager est d’intégrer la puissance d’un algorithme d’IA directement au sein d’un capteur d’image en tenant compte de contraintes spatiales et de faible consommation d’énergie.

L’architecture du capteur multicouches développé dans le programme Nanoelec/ Smart Imager a été définie en 2024 : elle comprend une couche de pixels sensibles pour la détection des photons, une couche combinant la lecture analogique de l’image et le prétraitement des pixels numérisés, et une troisième couche dédiée au déploiement matériel et logiciel des fonctions d’intelligence artificielle (IA). Pour accélérer la conception, les simulations et la vérification fonctionnelle de la couche d’IA et de l’ensemble de l’architecture, les équipes de Siemens EDA ont mis en oeuvre quatre de leurs outils logiciels : Catapult, Questa, Symphony et Tessent. Lors d’une communication au Chiplet Summit (janvier 2023, USA), des scientifiques de Siemens EDA et du CEA-Leti ont présenté une méthodologie de simulation de déformation des wafers et des puces après assemblage pour évaluer l’interaction entre le circuit et le boîtier dans des empilements 3D basés sur des chiplets (10). « En combinant simulations et analyses de disposition, il est possible d’obtenir des contraintes d’interaction circuitboîtier avec la résolution souhaitée, en appliquant une technique de simulation multiéchelle. L’étude démontre que, pour l’analyse des échecs mécaniques à un stade précoce de la conception d’un boîtier, les mesures de déformation peuvent être utilisées pour le calibrage de l’outil », résume Jun-Ho Choy, ingénieur chez Siemens EDA à Fremont (CA, USA), en tant que premier auteur de l’étude réalisée pour les besoins de Nanoelec. Les données de simulations provenant d’une méthodologie récemment proposée pour l’évaluation de la migration électrique (EM) dans une grille de puissance/masse sur puce ont été comparées à des mesures physiques sur des grilles de test dédiées. « Nous avons configuré deux véhicules de test différents selon des protocoles de caractérisation électrique et thermique. Les distributions de courant existantes ont conduit à des comportements différents des échecs dus à la migration électrique dans ces réseaux : une évolution progressive de la tension dans le réseau de puissance et des changements brusques dans le réseau de masse ont été observés dans l’expérience et reproduits avec succès dans les simulations », rapporte Armen Kteyan, ingénieur chez Siemens EDA à Erevan (Arménie). La figure à gauche illustre les résultats obtenus par les équipes de Nanoelec : les performances de l’empilement ont été améliorées en combinant les étapes de collage hybride Cu-Cu à pas fin avec des connections à haute densité pour obtenir un véhicule de test opérationnel à 3 couches.